Ingénieur Conception RTL ASIC

CORIS INNOVATION

Salaire : Non communiqué
lieu Grenoble (38)
CDI
Temps plein
Cadre

Le poste

En tant qu'Ingénieur en conception RTL ASIC, vous participerez au développement de circuits intégrés numériques complexes, de la spécification à l'intégration finale. Vous interviendrez notamment sur : La conception RTL en VHDL, Verilog et SystemVerilog L'implémentation de processeurs de type RISC-V, en langage C ou assembleur La vérification fonctionnelle (simulation RTL ou backannotée) à l'aide des outils QuestaSim ou Xcelium La synthèse logique avec Design Compiler (Synopsys) ou Genus (Cadence) Le placement & routage (P&R) avec l'outil Innovus (Cadence)

La société

Coris Innovation est une entreprise spécialisée dans les métiers de l'ingénierie système et des processus industriels. Fondée en 2015, notre société a été imaginée selon un principe clairement défini : Inscrire le consulting dans une relation durable et de proximité en assurant la satisfaction de nos partenaires, de nos consultants et de notre structure. Cette conception du conseil en ingénierie est aujourd'hui partagée par une centaine de collaborateurs répartis au sein de 5 agences entre la Suisse et la France (Annecy, Bourges, Grenoble et Lyon) qui accompagnent au quotidien nos clients industriels dans leurs défis d'innovation, de Recherche & Développement et de production. Vous souhaitez prendre part à l'aventure et rejoindre une structure en pleine croissance et qui se donne les moyens de respecter ses engagements auprès de ses collaborateurs et de ses clients ? C'est par ici !

Profil recherché

Formation Bac+5 / Ingénieur en microélectronique, électronique, ou équivalent Expérience en conception RTL pour ASICs (pas FPGA) Bonne maîtrise des langages de description matérielle (VHDL/Verilog/SystemVerilog) Compétences solides en architecture matérielle, notamment RISC-V Maîtrise des outils de simulation, de synthèse et de P&R Capacité à travailler en équipe, rigueur, autonomie et curiosité technique Langages : VHDL, Verilog, SystemVerilog, C, Assembleur Processeur : Architecture RISC-V Outils de simulation : QuestaSim, Xcelium Outils de synthèse : Design Compiler, Genus Outils de P&R : Innovus
Niveau d'études : Bac+5 et plus ou équivalents
Offre publiée le 17/10/2025
Réf. : JP2367418
Grenoble (38000) Auvergne-Rône-Alpes

Offres similaires :

Médiane Système
Grenoble (38)